新聞資訊

草莓视频最新网址的目標是培養一流員工,製造一流產品,打造一流企業,共同為電子行業的發展做貢獻。

當前位置: 首頁 > 公司新聞 > 生產專欄

高速PCB板子設計代畫加工信號完整性設計

time : 2021-01-05 10:29       作者:草莓app深夜释放自我pcb

高速PCB板子設計代畫加工信號完整性(Signal Integrity)簡稱SI
定義:信號在信號線上的質量,是信號在電路中能以正確的時序和電壓作出響應的能力。
集成電路芯片(IC)或邏輯器件的開關速度高,端接元件的布局不正確或高速信號的錯誤布線等都會引起如反射(reflection)、串擾(crosstalk)、過衝(overshoot)、欠衝(undershoot)、振鈴(ringing)等信號完整性問題,從而可能使係統輸出不正確的數據,電路工作不正常甚至完全不工作。
PCB的信號完整性與設計
在PCB的設計中,PCB設計人員需要把元器件的布局、布線及每種情況下應采用的何種SI問題解決方法綜合起來,才能更好地解決PCB板的信號完整性問題.在某些情況下IC的選擇能決定SI問題的數量和嚴重性.開關時間或邊沿速率是指IC狀態轉換的速率,IC邊沿速率越快,出現SI問題的可能性越高,正確地端接器件就很重要.PCB設計中減少信號完整性問題常用的方法是在傳輸線上增加端接元器件.在端接過程中,要權衡元器件數量、信號開關速度和電路功耗三方麵的要求.例如增加端接元器件意味著PCB設計人員可用於布線的空間更少,而且在布局處理的後期增加端接元器件會更加困難,因為必須為新的元件和布線留出相應的空間.因此在PCB布局初期就應當搞清楚是否需要放置端接元器件.
1.高速pcb設計信號完整性設計的一般準則:
PCB的層數如何定義?
包括采用多少層?各個層的內容如何安排最合理?如應該有幾層信號層、電源層和地層,信號層與地層如何交替排列等.
如何設計多種類的電源分塊係統?
如3.3V、2.5V、3V、1.8V、5V、12V等等.電源層的合理分割和共地問題是PCB是否穩定的一個十分重要的因素.
如何配置退耦電容?
利用退耦電容來消除噪聲是常用的手段,但如何確定其電容量?電容放置在什麽位置?采用什麽類型的電容等?
如何消除地彈噪聲?
地彈噪聲是如何影響和幹擾有用信號的?
回路(Return Path)噪聲如何消除?很多情況下,回路設計不合理是電路不工作的關鍵,而回路設計往往是工程師最束手無策的工作。
如何合理設計電流的分配?
尤其是電/地層中電流的分配設計十分困難,而總電流在PCB板中的分配如果不均勻,會直接明顯地影響PCB板的不穩定工作。
另外還有一些常見的如過衝、欠衝、振鈴、傳輸線時延、阻抗匹配、串擾、毛刺等有關信號畸變的問題,但這些問題和上述問題是不可分割的,它們之間是因果關係.
高速pcb設計
2.確保信號完整性的PCB板設計準則
信號完整性(SI)問題解決得越早,設計的效率就越高,從而可避免在電路板設計完成之後才增加端接元器件.隨著IC輸出開關速度的提高,不管信號周期如何,幾乎所有設計都遇到了信號完整性問題.即使過去沒有遇到SI問題,但是隨著電路工作頻率的提高,一定會遇到信號完整性的問題.SI和EMC專家在PCB布線之前要進行仿真和計算,然後,PCB板設計就可以遵循一係列非常嚴格的設計規則,在有疑問的地方,可以增加端接元器件,從而獲得盡可能多的SI安全裕量.電源完整性(PI)與信號完整性(SI)是密切關聯的,電源完整性直接影響最終PCB板的信號完整性.而且很多情況下,影響信號畸變的主要原因是電源係統.EMC設計目前主要采用設計規則檢查方式,很重要的一點,就是企業必須逐步建立和完善適合企業特定領域產品的設計規範,形成一整套的EMC設計規則集.這些在國外的大公司非常普及,如三星和SONY.這些規則由人或者EDA軟件來檢查核對.
3.PCB板的靜電釋放(ESD)設計
許多產品設計工程師通常在產品進入到生產環節時才著手考慮抗靜電釋放(ESD)的問題。如果電子設備不能通過抗靜電釋放測試,通常最終的方案都要采用昂貴的元器件,還要在製造過程中采用手工裝配,甚至需要重新設計。因此,產品的進度勢必受到影響。即使經驗豐富的設計工程師,也可能並不知道設計中的哪些部分有利於抗靜電釋放(ESD)。大多數電子設備在生命期內99%的時間都處於一個充滿ESD的環境之中,ESD可能不自人體、家具、甚至設備自身內部。電子設備完全遭受ESD損毀比較少見,然而ESD幹擾卻很常見,它會導致設備鎖死、複位、數據丟失和不可靠。其結果可能是在寒冷幹燥的冬季電子設備經常出現故障,但是維修時又顯示正常,這樣勢必影響用戶對電子設備及其製造商的信心。
4.ESD產生的機理
一個允電的導體接近另一個導時,兩個導體之間會建立一個很強的電場,產生由電場引起的擊穿。當兩個導體之間的電壓超過它們之間空氣和絕緣介質的擊穿電壓時,就會產生ESD電弧。在0.7ns到10ns的時間裏,ESD電弧電流會達到幾十安培甚至超過100A。ESD電弧會產生一個頻率範圍在1MHz~500MHz的強磁場,並感性耦合到鄰近的每一個布線環路,在距離ESD電弧10cm範圍產生15A以上的電流,4KV以上的高壓。ESD電弧將一直維持到兩個導體接觸短路或者電流低到不能維持電弧為止。
5.抗ESD的PCB布局與布線設計
盡可能使用多層PCB板結構,在PCB板內層布置專門的電源和地平麵。采用旁路和退耦電容。盡量將每一個信號層都緊靠一個電源層或地線層,對於頂層和底層表麵都有元器件、具有很短連接線以及許多填充地的高密度PCB,可以考慮使用內層走線。
確保每一個功能電路和各功能電路之間的元器件布局盡可能緊湊,對易受ESD影響的電路或敏感元器件,應該放在靠近PCB板中心的區域,這樣其它的電路可以為它們提供一定的屏蔽作用。在能被ESD直接擊中的區域,每一個信號線附近都要布一條地線。
在ESD容易進入的設備I/0接口處以及人手經常需要觸摸或操作的位置,比如複位鍵、通訊口、開/關機鍵、功能按鍵等。通常在接收端放置瞬態保護器、串聯電阻或磁珠。
要確保信號線盡可能短,信號線的長度大於12inch(30cm)時,一定要平行布一條地線。
確保信號線和相應回路之間的環路麵積盡可能小,對於長信號每隔幾厘米或幾英寸調換信號線和地線的位置來減小環路麵積。
確保電源和地之間的環路麵積盡可能小,在靠近集成電路芯片(IC)每一個電源管腳的地方放置一個高頻電容。
在可能的情況下,要用地填充未使用的區域,每隔<2inch(5cm)距離將所有層的填充地連起來。
電源或地平麵上開口長度超過8mm時,要用窄的導線將開口兩側連接起來。
複位線、中斷信號線、或者邊沿觸發信號線不能布置在靠近PCB板邊沿的地方。
在PCB板的整個外圍四周布置環形地通路,盡可能使所有層的環形地寬度大於100mil。每隔500mil用過孔將所有層的環形地連接起來,信號線距離環形地>20mil(0.5mm)。